服务描述
项目介绍:
SRIO3.0交换模块内部为5片RXS2448端口互联,其中一片挂接至ZYNQ 7000用作SRIO链路管理如枚举、维护等,同时ZYNQ
7000通过 一路IIC总线与各交换芯片相连用作初始化配置,运行3.125G、5.0G、6.25G三档速率。
功能需求:
利用现有资源,基于ZYNQ 7000调试完成SRIO3.0 交换芯片RXS2448间的设备拓扑、枚举,并生成SRIO网络路由表。
1.ZYNQ 7000 部分需实现枚举路由功能和SRIO Doorbell、Maintain Read\Write、nWrite、nRead等逻辑操作。
2.RXS2448需实现各个端口的包统计、流控、回环测试等功能,另外需要实现链路速率(如3.125G与5G)调整的函数接口。
兼容性需求:
软件设计需要继承RapidIO协议向下兼容的思想,同一网络中能够正常挂载SRIO2.0和3.0设备,并通过交换芯片实现所有节点间SRIO包交换。
代码要求:
FPGA(Vivado2017.4)、驱动软件需提供调试记录文档与完整源代码,保证功能可重现。
验证方法:
通过测试两个分别挂接于该交换板上的SRIO设备互收、发包(负载2KB),若数据交换成功,且实际包交换速率不小于理论带宽的80%
(如4X,3.125G,速率应不低于1GByte/s),即表示功能正常且性能满足要求。
现有资源:
交换板实物
交换板原理图(PDF)
交换芯片互联结构图 、Xilinx SRIO2.0 licence 、SRIO2.0 枚举函数库(C代码) 、IDT RXS2448 IIC驱动(C代码)、串口打印交互菜单(C代码)
查看更多